Algorithmic implementation to achieve high speed mathematical addition on Silicon for 128 bits and larger
Organized by Kolej Universiti Kejuruteraan Utara Malaysia (KUKUM), 18th - 19th May 2005 at Putra Palace Hotel, Kangar.
محفوظ في:
المؤلف الرئيسي: | Weng, Fook Lee |
---|---|
التنسيق: | Working Paper |
اللغة: | English |
منشور في: |
Kolej Universiti Kejuruteraan Utara Malaysia
2009
|
الموضوعات: | |
الوصول للمادة أونلاين: | http://dspace.unimap.edu.my/xmlui/handle/123456789/7132 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Research of large bit size superscalar pipeline VLIW microprocessor
بواسطة: Lee, Weng Fook, وآخرون
منشور في: (2009) -
High speed six operands 16-bits carry save adder
بواسطة: Awatif Hashim
منشور في: (2008) -
8-bits X 8-bits modified Booth 1’s complement multiplier
بواسطة: Norafiza Salehan
منشور في: (2008) -
A novel large-bit-size architecture and microarchitecture for the implementation of Superscalar Pipeline VLIW microprocessors
بواسطة: Lee, Weng Fook
منشور في: (2008) -
Design and analysis of low power using Sleepy Stack and Zig-Zag technique
بواسطة: Wan Nurul Liyana Wan Zulkefle
منشور في: (2008)