Low-power and high-performance 1-bit set Full-adder
Link to publisher's homepage at http://ijneam.unimap.edu.my/
保存先:
主要な著者: | Paulthurai, Anbarasu, Dharmaraj, Balamurugan |
---|---|
その他の著者: | anbarasu_003@yahoo.com |
フォーマット: | 論文 |
言語: | English |
出版事項: |
Universiti Malaysia Perlis
2016
|
主題: | |
オンライン・アクセス: | http://dspace.unimap.edu.my:80/xmlui/handle/123456789/41321 |
タグ: |
タグ追加
タグなし, このレコードへの初めてのタグを付けませんか!
|
類似資料
-
Two Low Power and High Efficient Full Adder Cells Based on CNTFET Technology
著者:: Masoud, Farahani, 等
出版事項: (2018) -
High speed six operands 16-bits carry save adder
著者:: Awatif Hashim
出版事項: (2008) -
16-Bits Carry Look-Ahead Adder as a High Speed Adder
著者:: Normala Muhd. Hussain
出版事項: (2008) -
16-Bits High Speed Carry Select Adder
著者:: Nur Syuhada Muhammad Khariri
出版事項: (2008) -
Comparisons of 2 Bit Mirror Adder, Dynamic Adder and Pipelined Adder Using Mentor Graphics
著者:: Kamarul Azman Gesly
出版事項: (2008)