Numerical simulation and characterization of silicon based OR logic gate operation using self-switching device
Link to publisher's homepage at http://ijneam.unimap.edu.my
保存先:
主要な著者: | Y.X., Goh, N. F., Zakaria, Y. L., Tan, S. R., Kasjoo, S., Shaari, M. M., Isa, A. K., Singh |
---|---|
その他の著者: | norfarhani@unimap.edu.my |
フォーマット: | 論文 |
言語: | English |
出版事項: |
Universiti Malaysia Perlis (UniMAP)
2022
|
主題: | |
オンライン・アクセス: | http://dspace.unimap.edu.my:80/xmlui/handle/123456789/75204 |
タグ: |
タグ追加
タグなし, このレコードへの初めてのタグを付けませんか!
|
類似資料
-
Optimization of MEH-PPV based single and double-layer TOLED structure by numerical simulation
著者:: T., Kersenan, 等
出版事項: (2022) -
Scaling down of the 32 nm to 22 nm gate length NMOS transistor
著者:: Afifah Maheran A.H., 等
出版事項: (2023) -
Robust optimization of a silicon lateral pin photodiode
著者:: Kalthom Tasirin S., 等
出版事項: (2023) -
Design CMOS Memristor-Based Logic Gates
著者:: Nur Aini Binti Samsudin
出版事項: (2023) -
Optimization of process parameter variability in 45 nm PMOS device using Taguchi method
著者:: Salehuddin F., 等
出版事項: (2023)