An efficient modified booth multiplier architecture
Link to publisher's homepage at http://ieeexplore.ieee.org/
保存先:
主要な著者: | Razaidi, Hussin, Ali Yeon, Md Shakaff, Prof. Dr., Norina, Idris, Zaliman, Sauli, Prof. Dr., Rizalafande, Che Ismail, Afzan, Kamarudin |
---|---|
その他の著者: | shidee@unimap.edu.my |
フォーマット: | Working Paper |
言語: | English |
出版事項: |
Institute of Electrical and Electronics Engineers (IEEE)
2012
|
主題: | |
オンライン・アクセス: | http://dspace.unimap.edu.my/xmlui/handle/123456789/19693 |
タグ: |
タグ追加
タグなし, このレコードへの初めてのタグを付けませんか!
|
類似資料
-
An efficient modified booth multiplier architecture
著者:: Razaidi, Hussin
出版事項: (2012) -
Improved booth encoding for reduced area multiplier
著者:: Hussin, R., 等
出版事項: (2009) -
Design of High-Speed Multiplier with Optimised Builtinself-Test
著者:: Wan Hasan, Wan Zuha
出版事項: (2000) -
High speed 8-bits x 8-bits Wallace Tree multiplier
著者:: Tajul Hamimi Harun
出版事項: (2008) -
Design and realization of a high Speed Multiplier Accumulator (MAC) unit for low power applications
著者:: Mohd Nazri Md Rejab
出版事項: (2008)