Implementing digital finite impulse response filter using FPGA

This paper describes the design of Transposed Form FIR filter implemented in the Spartan-II and Virtex-E family of FPGAs. The design is an 8-tap filter based on 16-bit input samples and 14-bit signed coefficients.The basic building blocks of the filter are KCMs, Adders, Registers, and a delay-locked...

詳細記述

保存先:
書誌詳細
主要な著者: Razak, Abdul Hadi Abdul, Zaharin, Muhamad Iqbal Abu, Haron, Nor Zaidi
フォーマット: Conference or Workshop Item
言語:English
出版事項: 2007
主題:
オンライン・アクセス:http://repo.uum.edu.my/4561/1/Im.pdf
http://repo.uum.edu.my/4561/
http://dx.doi.org/10.1109/APACE.2007.4603854
タグ: タグ追加
タグなし, このレコードへの初めてのタグを付けませんか!
このレコードへの初めてのコメントを付けませんか!
この操作にはログインが必要です