Modeling and characterization of majority (MAJ) type single-elaectron full adder using SIMON

• Main Authors: Hashim, Abdul Manaf, Murugiah, Gugeneshwaran
• Format: Conference or Workshop Item
• Published: 2007
• Subjects: TK Electrical engineering. Electronics Nuclear engineering
• Online Access: http://eprints.utm.my/id/eprint/14213/; http://dx.doi.org/10.11113/jt.v49.200

Transistor elektron tunggal (SET) adalah salah satu peranti nano–elektronik bagi menggantikan CMOS yang mana dibezakan dengan saiz perantinya yang sangat kecil dan pelesapan kuasa yang rendah. Ia adalah berdasarkan kepada pengawalan pengangkutan satu elektron. Artikel ini menumpukan kepada pemodelan dan mendapatkan ciri–ciri litar penambah penuh SET jenis majority (MAJ) yang berdasarkan get logik ambang (TLGs). Litar penambah penuh adalah sangat penting kerana berfungsi sebagai unit yang boleh beroperasi dengan sendiri atau sebagai unit asas kepada reka bentuk yang lain seperti unit pembilang program, unit pendarab dan unit pengalamatan ingatan. Untuk memodel dan mendapatkan ciri–ciri litar penambah penuh SET jenis MAJ, beberapa litar lain perlu dimodel dan dianalisis yang terdiri daripada litar peranti SET, litar get TAK SET dan litar get MAJ SET. Semua litar dipercirikan menggunakan pensimulasi SIMON 2.0. Bilangan komponen bagi litar penambah penuh SET jenis MAJ ialah 57, yang terdiri daripada 37 pemuat dan 20 simpang terowong. Litar ini berfungsi seperti yang dikehendaki bagi semua kombinasi voltan masukan. Oleh kerana litar penambah penuh berdasarkan fungsi MAJ, kestabilan litar get TAK SET merupakan aspek penting dalam mereka bentuk MAJ kerana tahap kepekaan litar cenderung kepada nilai penukaran ambang. Untuk mencapai kestabilan, voltan masukan perlu diberi dalam bentuk langkah. Gelombang keluaran litar penambah penuh jenis MAJ ini adalah tetap bagi semua kombinasi masukan kerana nisbah keluaran–masukan (Vo/Vi) adalah lebih tinggi daripada 80% bagi kedua–dua keluaran jumlah (sum) dan pembawa (carry–out).