Timing performance enhance for routing channel in 28NM FPGA chip
Dalam reka bentuk FPGA, saluran laluan bertindak sebagai penyambung antara kawasan dalaman dan luaran. Dengan pertumbuhan get kiraan yang semakin pantas serta rumit dalam proses nod 28nm, keperluan masa daripada reka bentuk ini adalah sukar untuk mencapai perubahan untuk semua PVT. Penganggaran masa...
Saved in:
Main Author: | Kin , Si Kee |
---|---|
Format: | Thesis |
Language: | English |
Published: |
2013
|
Subjects: | |
Online Access: | http://eprints.usm.my/32972/1/Kin_Si_Kee_TIMING_PERFORMANCE_ENHANCE_FOR_ROUTING_CHANNEL_IN_28NM_FPGA_CHIP__2013_MSc_E%26E_BSB_24.pdf http://eprints.usm.my/32972/ |
Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
Similar Items
-
EEE 443 DIGITAL SIGNAL PROCESSING (JAN 2016)
by: PPKEE, Pusat Pengajian Kejuruteraan Elektrik & Elektronik
Published: (2017) -
The Net has everything, but can it be trusted?
by: Abd Razak, Dzulkifli
Published: (2008) -
EEK 463 - PENGGUNAAN KOMPUTER PADA SISTEM KUASA NOVEMBER 2010
by: PPKEE, Pusat Pengajian Kejuruteraan Elektrik & Elektronik
Published: (2010) -
EEE 228 - ISYARAT DAN SISTEM NOVEMBER 2009
by: PPKEE, Pusat Pengajian Kejuruteraan Elektrik & Elektronik
Published: (2009) -
EEE 228 - ISYARAT DAN SISTEM NOVEMBER 2010
by: PPKEE, Pusat Pengajian Kejuruteraan Elektrik & Elektronik
Published: (2010)