A high speed and well-structured partial product generator for parallel multiplier
Link to publisher's homepage at http://www.unimap.edu.my/
محفوظ في:
المؤلفون الرئيسيون: | Rizalafande, Che Ismail, Beckett, P |
---|---|
مؤلفون آخرون: | rizalafande@unimap.edu.my |
التنسيق: | مقال |
اللغة: | English |
منشور في: |
Univerisiti Malaysia Perils
2010
|
الموضوعات: | |
الوصول للمادة أونلاين: | http://dspace.unimap.edu.my/xmlui/handle/123456789/7448 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
A high speed and well-structured partial product generator for parallel multiplier
بواسطة: Rizalafande, Che Ismail, وآخرون
منشور في: (2010) -
Design of High-Speed Multiplier with Optimised Builtinself-Test
بواسطة: Wan Hasan, Wan Zuha
منشور في: (2000) -
High speed 8-bits x 8-bits Wallace Tree multiplier
بواسطة: Tajul Hamimi Harun
منشور في: (2008) -
Design and realization of a high Speed Multiplier Accumulator (MAC) unit for low power applications
بواسطة: Mohd Nazri Md Rejab
منشور في: (2008) -
Improved booth encoding for reduced area multiplier
بواسطة: Hussin, R., وآخرون
منشور في: (2009)