A high speed and well-structured partial product generator for parallel multiplier
Link to publisher's homepage at http://www.unimap.edu.my/
保存先:
主要な著者: | Rizalafande, Che Ismail, Beckett, P |
---|---|
その他の著者: | rizalafande@unimap.edu.my |
フォーマット: | 論文 |
言語: | English |
出版事項: |
Univerisiti Malaysia Perils
2010
|
主題: | |
オンライン・アクセス: | http://dspace.unimap.edu.my/xmlui/handle/123456789/7448 |
タグ: |
タグ追加
タグなし, このレコードへの初めてのタグを付けませんか!
|
類似資料
-
A high speed and well-structured partial product generator for parallel multiplier
著者:: Rizalafande, Che Ismail, 等
出版事項: (2010) -
Design of High-Speed Multiplier with Optimised Builtinself-Test
著者:: Wan Hasan, Wan Zuha
出版事項: (2000) -
High speed 8-bits x 8-bits Wallace Tree multiplier
著者:: Tajul Hamimi Harun
出版事項: (2008) -
Design and realization of a high Speed Multiplier Accumulator (MAC) unit for low power applications
著者:: Mohd Nazri Md Rejab
出版事項: (2008) -
Improved booth encoding for reduced area multiplier
著者:: Hussin, R., 等
出版事項: (2009)