High speed 8-bits x 8-bits Wallace Tree multiplier
This final year project (FYP) is to analyze the design of Wallace Tree multiplier. For simplicity, unsigned operands are chosen and main focus on the short word widths commonly used in most applications: an 8-bit multiplier. Before this era, multiplier that used low power supply or multiplier that h...
محفوظ في:
المؤلف الرئيسي: | Tajul Hamimi Harun |
---|---|
مؤلفون آخرون: | Norina Idris (Advisor) |
التنسيق: | Learning Object |
اللغة: | English |
منشور في: |
Universiti Malaysia Perlis
2008
|
الموضوعات: | |
الوصول للمادة أونلاين: | http://dspace.unimap.edu.my/xmlui/handle/123456789/1937 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
8-bits X 8-bits modified Booth 1’s complement multiplier
بواسطة: Norafiza Salehan
منشور في: (2008) -
Improved booth encoding for reduced area multiplier
بواسطة: Hussin, R., وآخرون
منشور في: (2009) -
Design and realization of a high Speed Multiplier Accumulator (MAC) unit for low power applications
بواسطة: Mohd Nazri Md Rejab
منشور في: (2008) -
Design of High-Speed Multiplier with Optimised Builtinself-Test
بواسطة: Wan Hasan, Wan Zuha
منشور في: (2000) -
An efficient modified booth multiplier architecture
بواسطة: Razaidi, Hussin, وآخرون
منشور في: (2012)