QYPS HPS Interconnect verification methodology for SOC FPGA
FPGA yang mengandungi unit pemprosesan terbenam adalah aliran masa depan bagi aplikasi-aplikasi berprestasi tinggi dan berkuasa rendah. Saling-sambung HPS Qsys, telah direka untuk menyambungkan FPGA dengan sistem pemprosesan terbenam (HPS) melalui satu klik tetikus. Walaupun, model berfungsi bas (BF...
保存先:
第一著者: | |
---|---|
フォーマット: | 学位論文 |
言語: | English |
出版事項: |
2013
|
主題: | |
オンライン・アクセス: | http://eprints.usm.my/32996/4/Loh_Tat_Jen_QSYS_HPS_INTERCONNECT_VERIFICATION_METHODOLOGY_FOR_SOC_FPGA_2013_MSc_E%26E_BSB_24.pdf http://eprints.usm.my/32996/ |
タグ: |
タグ追加
タグなし, このレコードへの初めてのタグを付けませんか!
|